开源项目
labeled-RISC-V
中科院计算所
基于RocketChip增加了标签功能, 给硬件请求打上标签, 赋予硬件区分, 隔离和优先化三种新能力https://code.ihub.org.cn/projects/159
SERVE.r
中科院计算所 RISC-V开源芯片设计系统级验证及原型平台SERVE(System Emulation and Prototyping for RISC-V Environment)
https://code.ihub.org.cn/projects/373
X-Core澎峰科技
X-Core是一款开源in-order 5级流水线 RISC-V 32-bit MCU级别处理器核,支持RV32IM指令集,提供SoC,可运行于Perf-V FPGA开发版。主要用于个人学习、实验与教学。
https://github.com/PerfXLab/X-Core/
更多内容,敬请期待
文件下载
联系地址:北京市海淀区中关村科学院南路6号 中国科学院计算技术研究所
联系电话:62601085
联系邮箱:crva@ict.ac.cn
版权所有©中国开放指令生态(RISC-V)联盟
京ICP备05002829号-1 京公网安备1101080060号